STAGE - FPGA/ASIC – Partitionnement d’un modem en chiplets (F/H)
Thales · Gennevilliers
Don’t apply blind. See how your CV matches this role first — free, in 30 seconds.
You will leave NewLuxJob. We do not receive or handle applications.
- Company
- Thales
- Location
- Gennevilliers
- Employment type
- Internship
- Posted
- October 7, 2026
About this job
Au sein du service System-On-Chip, vous étudierez l’architecture d’un modem complexe utilisée dans les produits de Thales SIX. L’enjeu sera de proposer un découpage matériel en modules (type chiplets), en intégrant l’IP d’interconnexion UCIe, afin d’aboutir à une architecture pensée pour la conception de SIP. La solution cible fera l’objet, dans un premier temps, d’un prototypage sur FPGA, afin de valider la faisabilité technique et d’itérer rapidement. L’objectif du stage est d’apprendre et de mettre en pratique une démarche partitionnable, réutilisable et orientée “coût”, en évaluant notamment l’impact du partitionnement sur les ressources matérielles, les performances et la complexité d’intégration.…
This is a short summary.
Want to know if you're a fit? Check your CV against this role — free, in 30 seconds.
Salaries in France
Based on 5,104 postings that disclose pay.
Estimated from advertised pay across our sources — indicative gross annual figures, not an offer.
Similar jobs
See if your CV fits this job
Paste your CV for an instant match score against this role — and get a tailored cover letter in one click.
- Instant match score for this role
- Tailored cover letter in one click
- Free — no credit card