STAGE - FPGA/ASIC – Partitionnement d’un modem en chiplets (F/H)
Thales · Gennevilliers
Ne postulez pas à l’aveugle. Voyez d’abord si votre CV correspond à cette offre — gratuit, en 30 secondes.
Vous quittez NewLuxJob. Nous ne recevons ni ne traitons les candidatures.
- Entreprise
- Thales
- Lieu
- Gennevilliers
- Type de contrat
- Stage
- Publiée le
- 7 octobre 2026
À propos de ce poste
Au sein du service System-On-Chip, vous étudierez l’architecture d’un modem complexe utilisée dans les produits de Thales SIX. L’enjeu sera de proposer un découpage matériel en modules (type chiplets), en intégrant l’IP d’interconnexion UCIe, afin d’aboutir à une architecture pensée pour la conception de SIP. La solution cible fera l’objet, dans un premier temps, d’un prototypage sur FPGA, afin de valider la faisabilité technique et d’itérer rapidement. L’objectif du stage est d’apprendre et de mettre en pratique une démarche partitionnable, réutilisable et orientée “coût”, en évaluant notamment l’impact du partitionnement sur les ressources matérielles, les performances et la complexité d’intégration.…
Ceci est un résumé.
Vous voulez savoir si vous correspondez ? Comparez votre CV à cette offre — gratuit, en 30 secondes.
Salaires — France
Basé sur 5 104 offres indiquant la rémunération.
Estimé à partir des rémunérations affichées sur nos sources — montants bruts annuels indicatifs, pas une offre.
Offres similaires
Votre CV correspond-il à cette offre ?
Collez votre CV pour obtenir un score de correspondance instantané pour ce poste — et une lettre de motivation sur mesure en un clic.
- Score de correspondance instantané pour ce poste
- Lettre de motivation sur mesure en un clic
- Gratuit — sans carte bancaire