Senior FPGA Engineer (VHDL/Verilog)

AGAD Technology · Schelle, Flanders

Ne postulez pas à l’aveugle. Voyez d’abord si votre CV correspond au poste de Ingénieur — gratuit, en 30 secondes.

Vérifier mon CV — gratuitPostuler sur jobs.workable.com ↗

Vous quittez NewLuxJob. Nous ne recevons ni ne traitons les candidatures.

Entreprise
AGAD Technology
Lieu
Schelle, Flanders
Publiée le
3 août 2026

À propos de ce poste

Work Arrangement: This role is based in Schelle, Belgium, with the possibility of hybrid work. Applicants must already have the legal right to work in Belgium. Visa sponsorship or work permit support is not available. Role Overview As a Senior FPGA Engineer, you will contribute to the development of key components within advanced networking systems, including SmartNICs and hybrid optical switches. You will be responsible for designing and optimizing VHDL and/or Verilog implementations, followed by verifying your designs through simulation using Python-based test cases and scenarios. You will integrate your designs and IP cores into FPGA projects, perform timing analysis, and conduct on-target verification.…

Ceci est un résumé.

Vous voulez savoir si vous correspondez ? Comparez votre CV à cette offre — gratuit, en 30 secondes.

Salaires Ingénieur — Belgique

Basé sur 96 offres indiquant la rémunération.

Salaire médianbrut / an
45 500 €
40 500 €Fourchette courante54 000 €

Estimé à partir des rémunérations affichées sur nos sources — montants bruts annuels indicatifs, pas une offre.

Offres similaires

Votre CV correspond-il à cette offre ?

Collez votre CV pour obtenir un score de correspondance instantané pour ce poste — et une lettre de motivation sur mesure en un clic.

  • Score de correspondance instantané pour ce poste
  • Lettre de motivation sur mesure en un clic
  • Gratuit — sans carte bancaire
Vérifier mon CV — gratuit