Verification Engineer

Über diese Stelle

Tasks Build cocotb-based testbenches for RTL blocks ranging from complicated datapaths to multilevel interconnect, driven by property-based test generation rather than fixed directed vectors.Write SystemVerilog Assertions (SVA) to catch protocol violations directly in simulation, plus cover property statements to close functional-coverage gaps. Cross-check RTL behavior against independent golden reference models (including formally-specified models) to catch divergence between spec intent and implementation Drive functional coverage closure, reviewing coverage reports Debug failures using waveform viewers and simulator transcripts, working from a failing assertion or model mismatch back to a root cause in the RTL, the testbench, or the model.…

Das ist eine Kurzfassung.

Wissen Sie, ob Sie passen? Prüfen Sie Ihren Lebenslauf für diese Stelle — kostenlos, in 30 Sekunden.

Ingenieur-Gehälter in Deutschland

Basierend auf 331 Stellen mit Gehaltsangabe.

Geschätzt aus den angegebenen Gehältern unserer Quellen — Richtwerte brutto/Jahr, kein Angebot.

Ähnliche Jobs

• Senior GNC Engineer (f/m/d) · TYTAN Technologies GmbH
• Radio & Data Link Systems Engineer (f/m/d) · TYTAN Technologies GmbH
• Data Engineer Junior - Schwerpunkt Datenpipelines (m/w/d) · Aktion Mensch e.V.
• Senior Elektroingenieur (m/w/d) – Analogelektronik & Messtechnik · Empit
• Senior Software Engineer (m/w/d) | Fullstack für KI-Produkte · Avenit Ag
• Senior Machine Learning Engineer – Video AI · Snke